과기부, 중소 팹리스에 설계툴 공동활용 지원…비용부담 줄인다

[이뉴스투데이 여용준 기자] 국내 반도체 설계기업(팹리스)의 제품 개발 및 사업화를 지원하기 위한 자동화 설계 소프트웨어(EDA Tool, 설계툴)를 팹리스 업계가 공동 활용할 수 있도록 추진된다.

과학기술정보통신부는 팹리스에 대한반도체 설계툴 공동 활용 지원을 위해 추경 예산 46억원을 편성하고 본격적인 지원을 위해 22일 오전 10시 경기도 판교 창조경제혁신센터 3층 회의실에서 국내 팹리스를 대상으로 설명회를 개최한다고 21일 밝혔다.

설계툴은 반도체 설계를 위해 사용하는 소프트웨어(SW)로 팹리스에 필수적 도구이나 1종당 1~2억원에 이르는 고가이기 때문에 중소 팹리스 및 창업기업에게 부담이 됐다. 

실제 팹리스별로 약 10여종의 설계툴을 사용하며 반도체 개발비용 중 설계툴 및 시제품 제작 등에 약 80%가 소요된다. 

국내 팹리스들을 대상으로 시행한 정책 수요조사 결과에 따르면 40개 응답기업중 38개사가 설계툴 지원을 최우선으로 선호하는 것으로 나타난 바 있다.

과기정통부는 중소 팹리스 및 창업 기업을 대상으로 수요 조사를 시행한 후 전문가 심의위원회를 통해 수요가 높은 설계툴 29종을 선정했으며 판교에 위치한 ‘HPC이노베이션허브’ 내 서버에 설계툴을 설치해 이달 말부터 활용할 수 있도록 지원할 계획이다.

설계툴 사용을 희망하는 팹리스는 수행기관인 한국전자통신연구원 판교센터에 온라인으로 사용신청서를 제출하고 사용료를 납부하면 자사의 컴퓨터에서 서버에 접속하여 설계툴을 활용할 수 있다.

한편 설계툴 사용료는 개별적으로 구매하는 비용의 약 1% 수준으로 책정하여 팹리스의 부담을 최소화 할 수 있도록 했다. 특히 창업 3년 이내의 스타트업에게는 사용료를 개별 구매 비용의 약 0.1% 수준으로 책정하고 설계툴에 대해서도 우선적으로 이용할 수 있도록 하는 등 우대할 예정이다.

이번 반도체 설계툴 공동 활용 지원 사업에 대한 자세한 내용은 한국전자통신연구원 및 HPC이노베이션 홈페이지에서 확인할 수 있다.